教你巧妙降低噪声与电磁干扰

电子设备的活络度越来越高，这需要设备的抗烦扰才干也越来越强，因此PCB计划也变得加困难，怎么提高PCB的抗干扰能力成为许多工程师们重视的 关键疑问之一。ADI中文技术支持共享的《PCB计划：降低噪声与电磁烦扰的24个窍门》为PCB计划中降低噪声与电磁烦扰供应了非常有用的建议，值得筒子们阅读保藏。

1.时钟产生器尽量近到用该时钟的器件，石英晶体振荡器外壳要接地.

2.可用串一个电阻的办法，降低控制电路上下沿跳变速率。

3.用地线将时钟区圈起来，时钟线尽量短。

4.搁置不用的门电路输入端不要悬空，搁置不用的运放正输入端接地，负输入端接输出端。

5.印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。

6.仿照电压输入线、参看电压端要尽量远离数字电路信号线，特别是时钟。

7.时钟线垂直于I/O 线比平行I/O 线烦扰小，时钟元件引脚远离I/O 电缆。

8.要害的线要尽量粗，并在两端加上保护地。高速线要短要直。

9.石英晶体下面以及对噪声活络的器件下面不要走线。

10.信号都不要构成环路，如不可避免，让环路区尽量小。

11.用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。运用管状电容时，外壳要接地。

12.对噪声活络的线不要与大电流，高速开关线平行。

13.弱信号电路，低频电路周围不要构成电流环路。

14.每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

15.单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能接受的话用多层板以减小电源，地的容生电感。

16.印制板尽量，运用45 折线而不用90 折线布线以减小高频信号对外的发射与耦合。

17.I/O 驱动电路尽量近打印板边，让其从速脱离打印板;对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，一起用串终端电阻的办法，减小信号反射。

18.MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。

19.能用低速芯片就不用高速的，高速芯片用在要害本地。

20.运用满意系统需要的低频率时钟。

21.时钟、总线、片选信号要远离I/O 线和接插件。

22.对A/D 类器件，数字有些与仿照有些宁可共同下也不要交叉。

23.元件引脚尽量短，去耦电容引脚尽量短。

24.尽量为继电器等供应某种方式的阻尼。